%20(2).svg)
项目简介
HF - RISC SoC是由巴西PUCRS大学信息学院嵌入式系统组（GSE）设计的小型32位、顺序执行的3级流水线MIPS/RISC - V微控制器。该处理器核心设计简洁，能直接与标准同步存储器接口，易于集成到多种应用中。它支持MIPS和RISC - V两种指令集架构，适用于嵌入式系统开发、FPGA原型设计以及ASIC实现。
项目的主要特性和功能
- 3级流水线架构：包含取指（FETCH）、译码（DECODE）和执行（EXECUTE）三个阶段，设计简洁，逻辑复杂度低。
- 支持指令集丰富：HF - RISC支持MIPS - I指令集的子集，HF - RISCV完全支持RISC - V的RV32I基础指令集。
- 内存映射外设：所有外设通过内存映射方式访问，支持灵活的外设集成和中断处理。
- 中断处理机制完善：支持非向量中断，具备三级中断处理机制，可处理多个外设的中断请求。
- 多平台实现：已在Xilinx FPGA和TSMC 180nm工艺上成功实现，支持多种时钟频率。
- 高性能：HF - RISC和HF - RISCV分别达到0.96和0.84 CoreMark/MHz的性能表现。
- 仿真和原型设计便利：提供完整的仿真环境和FPGA原型设计文件，便于开发者在不同平台验证和测试。
安装使用步骤
前提
确保已下载本项目的源码文件。
设置仿真环境
将以下文件添加到仿真项目中：
hf-risc/riscv/core_rv32i/*
hf-risc/riscv/sim/boot_ram.vhd
hf-risc/riscv/sim/ram.vhd
hf-risc/riscv/sim/boot.txt
hf-risc/riscv/sim/hf-riscv_tb.vhd
hf-risc/devices/peripherals/minimal_soc.vhd
若使用MIPS版本，将riscv目录替换为mips。
编译应用程序
修改software/makefile文件，设置ARCH = riscv或ARCH = mips环境变量，且在编译时传递-DDEBUG_PORT标志。
FPGA原型设计
使用以下文件进行FPGA原型设计：
hf-risc/riscv/core_rv32i/*
hf-risc/riscv/platform/rams/*
hf-risc/riscv/platform/spartan3e_nexys2/spartan3e_nexys2.vhd
hf-risc/riscv/platform/spartan3e_nexys2/spartan3e_nexys2.ucf
hf-risc/devices/peripherals/minimal_soc_uart.vhd
hf-risc/devices/controllers/uart/uart.vhd
若使用不同的开发板，需适配顶层文件和.ucf文件。
运行仿真或FPGA原型
在仿真环境中运行仿真，或在FPGA开发板上加载设计并运行。完成以上步骤，即可成功运行HF - RISC SoC的仿真或FPGA原型设计，并进一步开发嵌入式应用程序。
下载地址
点击下载 【提取码: 4003】【解压密码: www.makuang.net】